PMOS3401管(guǎn)及(jí)其形成(chéng)方(fāng)法(fǎ)與(yǔ)流程

在(zài)集成(chéng)電(diàn)路(lù)的(de)制造过(guò)程中(zhōng)，必須在(zài)形成(chéng)半導體(tǐ)設備結構之(zhī)後(hòu)，连接各(gè)个(gè)半導體(tǐ)設備以(yǐ)形成(chéng)電(diàn)路(lù)。 随着集成(chéng)電(diàn)路(lù)制造技术的(de)發(fà)展(zhǎn)对(duì)集成(chéng)電(diàn)路(lù)的(de)集成(chéng)度(dù)和(hé)性能(néng)的(de)要求越来(lái)越高(gāo)为了(le)提(tí)高(gāo)集成(chéng)度(dù)、降低(dī)成(chéng)本(běn)，部件(jiàn)的(de)重(zhòng)要尺(chǐ)寸(cùn)越来(lái)越小，集成(chéng)電(diàn)路(lù)內(nèi)部的(de)電(diàn)路(lù)密度(dù)越来(lái)越大(dà)，这(zhè)種(zhǒng)發(fà)展(zhǎn)已经不(bù)能(néng)在(zài)PMOS3401管(guǎn)表(biǎo)面(miàn)提(tí)供足夠的(de)面(miàn)積来(lái)制作(zuò)通(tòng)常電(diàn)路(lù)所需的(de)布(bù)線(xiàn)，那(nà)麼(me)，下(xià)面(miàn)一(yī)起(qǐ)了(le)解(jiě)下(xià)PMOS3401管(guǎn)及(jí)其形成(chéng)方(fāng)法(fǎ)與(yǔ)流程吧!

　　PMOS3401管(guǎn)为了(le)滿足重(zhòng)要尺(chǐ)寸(cùn)缩减的(de)布(bù)線(xiàn)需求，目前(qián)不(bù)同(tóng)金(jīn)屬层(céng)或(huò)金(jīn)屬层(céng)與(yǔ)半導體(tǐ)器件(jiàn)結構的(de)導通(tòng)是(shì)通(tòng)过(guò)布(bù)線(xiàn)結構实現(xiàn)的(de)。 布(bù)線(xiàn)結構包(bāo)括用(yòng)于(yú)连接半導體(tǐ)器件(jiàn)的(de)布(bù)線(xiàn)和(hé)位(wèi)于(yú)用(yòng)于(yú)连接不(bù)同(tóng)半導體(tǐ)器件(jiàn)上(shàng)的(de)插头(tóu)来(lái)形成(chéng)電(diàn)路(lù)的(de)接觸孔內(nèi)的(de)插头(tóu)。

　　随着集成(chéng)電(diàn)路(lù)處(chù)理节(jié)點(diǎn)的(de)缩小，器件(jiàn)的(de)尺(chǐ)寸(cùn)變(biàn)小，插头(tóu)的(de)接觸面(miàn)積變(biàn)小，插头(tóu)與(yǔ)晶體(tǐ)管(guǎn)的(de)源漏區(qū)域之(zhī)間(jiān)的(de)接觸電(diàn)阻變(biàn)大(dà)，为了(le)减小插头(tóu)與(yǔ)源漏區(qū)域之(zhī)間(jiān)的(de)接觸電(diàn)阻，金(jīn)屬硅化(huà)物(wù)

　　但是(shì)，即使導入(rù)金(jīn)屬硅化(huà)物(wù)，在(zài)用(yòng)現(xiàn)有(yǒu)技术形成(chéng)半導體(tǐ)裝(zhuāng)置中(zhōng)，pmos晶體(tǐ)管(guǎn)的(de)接觸電(diàn)阻大(dà)，会(huì)影響所形成(chéng)的(de)半導體(tǐ)結構的(de)電(diàn)气(qì)特性。

　　PMOS3401管(guǎn)技术实現(xiàn)要素：

　　本(běn)發(fà)明(míng)要解(jiě)決的(de)課題(tí)是(shì)提(tí)供一(yī)種(zhǒng)降低(dī)插头(tóu)和(hé)源漏區(qū)域之(zhī)間(jiān)的(de)接觸電(diàn)阻，改善所形成(chéng)的(de)半導體(tǐ)結構的(de)性能(néng)的(de)PMOS3401管(guǎn)及(jí)其形成(chéng)方(fāng)法(fǎ)。

　　为了(le)解(jiě)決上(shàng)述課題(tí)，本(běn)發(fà)明(míng)提(tí)供一(yī)種(zhǒng)PMOS3401管(guǎn)的(de)形成(chéng)方(fāng)法(fǎ)，包(bāo)括：

　　提(tí)供基闆; 在(zài)所述基闆上(shàng)形成(chéng)栅极(jí)結構工序，在(zài)所述栅极(jí)結構两(liǎng)側的(de)基闆上(shàng)形成(chéng)第(dì)一(yī)外延层(céng)和(hé)位(wèi)于(yú)所述第(dì)一(yī)外延层(céng)上(shàng)的(de)第(dì)二(èr)外延层(céng)，在(zài)所述第(dì)二(èr)外延层(céng)內(nèi)掺杂調制離子.

　　或(huò)者(zhě)，形成(chéng)所述第(dì)一(yī)外延层(céng)和(hé)所述第(dì)二(èr)外延层(céng)工序包(bāo)括：在(zài)所述栅极(jí)結構两(liǎng)側的(de)基闆上(shàng)形成(chéng)開(kāi)口的(de)工序;通(tòng)过(guò)第(dì)一(yī)外延工序向(xiàng)所述開(kāi)口內(nèi)填充半導體(tǐ)材料而(ér)形成(chéng)所述第(dì)一(yī)外延层(céng)的(de)工序;在(zài)所述第(dì)一(yī)外延层(céng)上(shàng)形成(chéng)所述第(dì)一(yī)外延层(céng)

　　與(yǔ)現(xiàn)有(yǒu)技术相比，本(běn)發(fà)明(míng)的(de)技术具有(yǒu)以(yǐ)下(xià)優點(diǎn)。

　　所述第(dì)二(èr)外延层(céng)構成(chéng)與(yǔ)所述第(dì)一(yī)外延层(céng)一(yī)起(qǐ)形成(chéng)PMOS3401管(guǎn)的(de)源漏區(qū)域，所述第(dì)二(èr)外延层(céng)位(wèi)于(yú)所述第(dì)一(yī)外延层(céng)上(shàng)，因(yīn)此(cǐ)之(zhī)後(hòu)形成(chéng)的(de)插塞與(yǔ)所述第(dì)二(èr)外延层(céng)接觸连接由(yóu)于(yú)在(zài)第(dì)二(èr)外延层(céng)內(nèi)存在(zài)調制離子，所以(yǐ)能(néng)夠有(yǒu)效地(dì)降低(dī)之(zhī)後(hòu)形成(chéng)的(de)栓塞和(hé)第(dì)二(èr)外延层(céng)之(zhī)間(jiān)的(de)肖特基勢壘，有(yǒu)效地(dì)降低(dī)之(zhī)後(hòu)形成(chéng)的(de)栓塞和(hé)形成(chéng)的(de)PMOS3401管(guǎn)的(de)源漏區(qū)域之(zhī)間(jiān)的(de)接觸電(diàn)阻在(zài)本(běn)發(fà)明(míng)其他(tā)方(fāng)式中(zhōng)，所述修複離子，在(zài)所述第(dì)二(èr)外延层(céng)中(zhōng)進(jìn)一(yī)步掺杂有(yǒu)修複離子，所述修複離子为PMOS3401管(guǎn); 因(yīn)此(cǐ)，所述修複離子添加能(néng)夠有(yǒu)效地(dì)抑制所述第(dì)二(èr)外延层(céng)中(zhōng)的(de)尖峰(fēng)缺陷的(de)形成(chéng)，能(néng)夠有(yǒu)效地(dì)提(tí)高(gāo)之(zhī)後(hòu)形成(chéng)的(de)连接层(céng)的(de)質(zhì)量(liàng)，降低(dī)前(qián)端放(fàng)電(diàn)現(xiàn)象(xiàng)的(de)發(fà)生(shēng)概率，有(yǒu)利于(yú)所形成(chéng)的(de)半導體(tǐ)結構的(de)性能(néng)的(de)改善。

　　以(yǐ)上(shàng)介绍的(de)就(jiù)是(shì)PMOS3401管(guǎn)及(jí)其形成(chéng)方(fāng)法(fǎ)與(yǔ)流程，如(rú)需了(le)解(jiě)更多(duō)，可(kě)随时(shí)聯系(xì)我(wǒ)们(men)!